Yushaizad Yusof, and Nasrudin Abd. Rahim, (2011) Model penyelakuan berangkap dipermudah untuk penyongsang PWM-VSI satu fasa menggunakan konsep rangkap pensuisan. Jurnal Kejuruteraan , 23 . pp. 49-56. ISSN 0128-0198
Full text not available from this repository.
Official URL: http://www.ukm.my/jkukm/index.php/jkukm
Abstract
Kertas ini mencadang satu model penyelakuan berangkap dipermudah bagi penyongsang sumber voltan-pemodulatan lebar denyut (PWM-VSI) satu fasa menggunakan konsep rangkap pensuisan yang berasaskan pelaksanaan model sebenar menggunakan perisian matlab simulink. Melalui model berangkap yang dibangunkan ini, sebuah model litar penyongsang voltan titi satu fasa dapat dipermudahkan supaya masalah penumpuan dan masa larian yang panjang dalam proses pengiraan komputer boleh diatasi. Rangkap pensuisan secara am diulas dengan ringkas, rekabentuk model berangkap PWM-VSI satu fasa dan pelaksanaannya menggunakan matlab simulink diterang dengan terperinci. Menerusi penyelakuan model berangkap ini, voltan dan arus keluaran penyongsang didapati dan jumlah herotan harmonik (THD) bagi arus keluaran dikira menggunakan teknik penjelmaan faurier pantas (FFT) akhir sekali beberapa maklumat daripada keputusan penyelakuan menentusahkan kesahihan model berangkap dipermudah yang direkabentuk.
| Item Type: | Article |
|---|---|
| Keywords: | prnyongsang suber voltan-pemodulatan lebar denyut(PWM-VSI); model pnyelakuan berangkap; rangkap pensuisan; jumlah herotan harmonik (THD) |
| Journal: | Jurnal Kejuruteraan |
| ID Code: | 4725 |
| Deposited By: | Mr Azam |
| Deposited On: | 17 May 2012 03:11 |
| Last Modified: | 17 May 2012 09:09 |
Repository Staff Only: item control page
