Pembahagi frekuensi berkuasa rendah menggunakan teknik pincang badan ke depan

Abstract

Aplikasi tanpa wayar seperti telefon selular, radio dua-hala dan wifi telah menggunakan sepenuhnya teknologi penghantar-terima yang terkini. Unit penghantar-terima yang terdiri daripada penghantar dan penerima merupakan unit yang penting di dalam sistem komunikasi tanpa wayar bagi memastikan penghantaran data yang tepat dapat dilaksanakan. Ketepatan ini dikawal oleh satu unit di dalam penghantar-terima, iaitu Gelung Terkunci Fasa (Phase-Locked Loop, PLL). Penghantar-terima berkuasa rendah adalah penting untuk memanjangkan hayat bateri dalam peranti tanpa wayar. Pembahagi frekuensi di dalam PLL merupakan salah satu penyumbang utama kepada pelesapan kuasa. Oleh itu, projek ini adalah bertujuan untuk menghasilkan satu pembahagi frekuensi berkuasa rendah untuk sistem Gelung Terkunci Fasa, iaitu sistem yang sering digunakan sebagai pensistesis frekuensi di dalam pemancar-penerima radio frekuensi (RF). Untuk mencapai sasaran ini, teknik pincang badan ke depan (FBB) digunakan. FBB mengurangkan voltan ambang dengan mengenakan voltan positif di antara simpang sumber dan badan. Teknik ini membolehkan litar beroperasi dengan sumber voltan yang rendah, oleh itu kuasa yang rendah digunakan. Rekabentuk litar dalam kajian ini diimplementasi menggunakan teknologi Silterra 0.13 μm CMOS. Bagi pembahagi frekuensi, topologi jam fasa tunggal benar (True Single Phase-Clock, TSPC) digunakan kerana ia merupakan litar yang mudah dan mempunyai kos fabrikasi yang rendah berbanding topologi yang lain. Keputusan simulasi menunjukkan pembahagi frekuensi CMOS-FBB mampu beroperasi hingga 5.0 GHz daripada 0.8 V voltan sumber dan hanya menggunakan kuasa sebanyak 34.55 nW. Dibandingkan dengan pembahagi frekuensi menggunakan CMOS konvensional, teknik CMOS-FBB Berjaya mengurangkan kuasa sebanyak 99.98%.